とくにCoreGeneratorで作ったファイルのところは注目
http://www.pp.rhul.ac.uk/~cowan/stat_freiburg.html
http://japan.xilinx.com/support/documentation/sp601.htm
serverの/var/torque/server_priv/nodesを実際に動いている計算機に変更。計算サーバー側では/var/torque/mom_prig/configにパラメーターを設定した。利用法は以下の通り。
qsub -q dque -l nodes=1 -v "dir=xxx,dir2=yyy" testJobVal.sh //ジョブの投入 qstat //ジョブのモニター qdel nnn //ジョブ番号nnnのキャンセル
アトラスの慣例ではイベントの重なり(pile up)をμで表している。Simulationではminimum bias eventをdigitizationの段階で信号やバックグランドに重ねることになる。つまりminimum biasのhitを用意しておいて、重ねる数を指定して、信号のhitに重ねてDigi_trf.pyを使いRaw Data Objectを作成する。その辺はAtlas-Japanのチュートリアルにも示されている。
http://www-utheal.phys.s.u-tokyo.ac.jp/~yuasa/wiki/index.php/Category:ROOT
http://japan.xilinx.com/products/boards-and-kits/EK-S6-SP601-G.htm
これのProduct Detailのデモを見た。spartan6はDSPが入っていて高速に画像のエッジ検出ができる。また、コードをいじって、プッシュボタンで動作を変更することができるという内容だった。
http://www.xilinx.com/products/boards/sp601/reference_designs.htm
デモのBase System DesignのZipのversionは13.2だが、添付のISEは13.3みたいだ。うまくいくのか?