研究室

Pile up simulation †

アトラスの慣例ではイベントの重なり（pile up)をμで表している。Simulationではminimum bias eventをdigitizationの段階で信号やバックグランドに重ねることになる。つまりminimum biasのhitを用意しておいて、重ねる数を指定して、信号のhitに重ねてDigi_trf.pyを使いRaw Data Objectを作成する。その辺はAtlas-Japanのチュートリアルにも示されている。

↑

Hongo Wiki †

http://www-utheal.phys.s.u-tokyo.ac.jp/~yuasa/wiki/index.php/Category:ROOT

↑

Spartan601スターターキット †

http://japan.xilinx.com/products/boards-and-kits/EK-S6-SP601-G.htm

これのProduct Detailのデモを見た。spartan6はDSPが入っていて高速に画像のエッジ検出ができる。また、コードをいじって、プッシュボタンで動作を変更することができるという内容だった。

http://www.xilinx.com/products/boards/sp601/reference_designs.htm

デモのBase System DesignのZipのversionは13.2だが、添付のISEは13.3みたいだ。うまくいくのか？

トップ   一覧 単語検索 最終更新   ヘルプ   最終更新のRSS